Útsýni frá RISC-V leiðtogafundinum
Til voru tvær tilkynningar frá IAR Systems til stuðnings því að koma á öflugu vistkerfi fyrir RISC-V. Sú fyrsta var með IP-veitunni, SiFive, til að vinna saman að því að koma saman þýðanda og kembiforritum tækisins til stillanlegs IP-örgjörva.
Gert er ráð fyrir að samþætting tækja og IP styðji verktaki við að skila afurðum og auka dreifingu opins, ókeypis kennsluuppbyggingarlistar (ISA).
Anders Holmberg, yfirmaður stefnumörkunar, IAR Systems, sagði markmiðið vera að hjálpa hönnuðum að auka framleiðni og einbeita sér að nýsköpun. „SiFive er leiðandi í viðskiptalegum RISC-V kjarna IP og verkfæraskúrinn okkar IAR Embedded Workbench er mest notaða verkfærakistan til að byggja innfelld forrit,“ sagði hann. Hreimurinn er á stigstærð, skilvirk og sérsniðin sílikon og þróunarverkfæri til að mæta reiknuðu vinnuálagi.
IAR embed workbench fyrir RISC-V verður fáanlegur um mitt ár 2019. Verkfæratækið segist bjóða upp á „leiðandi kóða gæði, stærð og hraða“ sem og samþætt kembara með hermi og vélbúnaðarkvillum stuðningi.
Hugbúnaðarfyrirtækið tilkynnti einnig um samstarf við CPU IP-veituna, Andes, til að styðja við RISC-V kjarna fyrirtækisins, AndesCore N25 (F) / NX25 (F) og A25 / AX25, í IAR Embedded Workbench fyrir RISC-V. Fyrsta útgáfan verður fáanleg um mitt ár 2019. AndeStar V5 kennsluviðbygging og ACE (Custom Custom Extension (ACE)) leiðbeiningar aðlögun verður ásamt vinnubekk til að hámarka kóðahraða og lágmarka kóða stærð fyrir RISC-V kjarna.
Sjálfvirkni og rauntíma tölvumál
Codasip tilkynnti nýjustu útgáfuna af tækjasvítunni og nýjum EOSC-V kjarna bjartsýni fyrir Linux og rauntíma tölvuvinnslu.
Studio 8 verkfærasvítan gerir forriturum kleift að skrifa hástigslýsingu á örgjörva og framleiðir hönnunina sjálfkrafa (mynd).
„Eftir því sem RISC-V ISA forskriftin þróast og bætir við sívaxandi fjölda valfrjálsra arkitektúrbygginga verður aðferðafræði örgjörva sem gerir kleift bæði skjóta arkitektúrskoðun og einfaldaða gerð auðveldlega útfæranlegs RTL nauðsynleg,“ sagði Chris Jones, varaforseti Markaðssetning hjá Codasip. „Það sem þarf er háttsett lýsingarmál örgjörva sem hagrætt er fyrir RISC-V,“ bætti hann við og kynnti verkfærasvítuna.
Lýsing örgjörva er skrifuð í CodAL, arkitektúrslýsingartungumáli og síðan er sjálfkrafa samstillt hönnun hönnunarinnar, prófunarbekkurinn, sýndarpallmódel og örgjörva hugbúnaðarþróunarbúnaðar (C / C ++ þýðanda, kembara, prófíls). Aðferðafræðin dregur úr tímaútgjöldum við að viðhalda fullkomnu hugbúnaðarþróunarbúnaði (SDK) með því að nota nákvæmar leiðbeiningar (IA) örgjörva líkan í CodAL til tíma sem annars þyrfti til að viðhalda heill SDK og útfærsla er verulega skert þökk sé aðferðafræðinni sem notar kennsla nákvæm (IA) örgjörva líkan í CodAL fyrir SDK kynslóð og hringrás nákvæm líkan til innleiðingar.
Nýr virkni og eiginleikar fyrir áttunda kynslóð verkfærasvítunnar fela í sér stuðning við LLVM kembiforrit og OpenOCB, Studio / CodeSpace samþætt þróunarumhverfi (IDE) sem byggir á Eclipse Oxygen og gagnvirkari leikjatölvum og endurbótum á prófasvíunum og staðfestingu til að styðja notendaskilgreind RISC -V viðbyggingar.
Fyrirtækið kynnti einnig 64 bita Bk7 örgjörva og bætti við Bk fjölskylduna. Það hefur sjö þrepa leiðsla með útibúspá, valfrjáls fullur minni stjórnunareining (MMU) með sýndarstuðningsstuðningi fyrir stýrikerfi eins og Linux, vinsælar RISC-V staðlaðar viðbætur og staðlaða ytri tengi iðnaðarins.
Það er árangursríkasta örgjörva fyrirtækisins til þessa og er hægt að aðlaga fyrir forritara að bæta við leiðbeiningum, skrám eða viðmóti.
Studio 8 og Bk7 örgjörvinn verða almennt tiltækir á fyrsta ársfjórðungi 2019, með snemma aðgang að völdum viðskiptavinum strax.
Microchip tilkynnti að hann bæti því sem hann telur vera fyrsta RISC-V SoC FPGA arkitektúr iðnaðarins við Mi-V vistkerfið. FPGA sameina smásjá leiðara PolarFire FPGA og örkerfi undirkerfi sem byggir á RISC-V ISA.
Fram undan leiðtogafundinum tilkynnti Linux stofnunin samstarf sitt við RISC-V stofnunina til að flýta fyrir þróun opinna aðila og upptöku RISC-V ISA.