Risc-V dagur: Microchip bætir Risc-V harða IP við PolarFire FPGA

„Arkitektúrinn færir rauntíma ákvarðandi ósamhverfar fjölvinnslugetu á Linux palla í fjölkjarna heildstæðum CPU þyrpingu, samkvæmt fyrirtækinu, sem vann með Risc-V sérfræðingi SiFive til að búa til tækin.

Aðgerð í rauntíma er innifalin fyrir öryggisgagnrýni, kerfisstjórnun og traust framkvæmdarumhverfi.

Það er náð með því að slökkva á spá CPU útibúa, umbreyta skyndiminni stigs 1 í þétt samþætt minni, tryggja að allar kjarnar séu samhangandi við undirkerfi minnisins og deila samhengi minni fyrir skilaboð sem berast.

Fjögur kjarninn keyrir RV64GC leiðbeiningasettið. Til að fylgjast með þeim er fimmti 64bit Risc-V, að þessu sinni keyrir RV64IMAC leiðbeiningasettið. Allir fimm geta starfað saman.

Frá núverandi PolarFire FPGA, eru Risc-V útgáfur í arf öryggisaðgerðir, þar á meðal: DPA-ónæmur bitastraumsforritun, mótvægisaðgerðir, dulmálsbundið aðfangakeðjutrygging, líkamlega óstöðvandi aðgerð, sannur handahófsnúmerafallur og hliðar- rás ónæmur dulritunar-örgjörvi.

Að auki, samkvæmt Microchip, munu örgjörvarnir hafa örugga ræsingu (128kbyte ræsiflits), líkamlega minni vernd og á öllum minningum: leiðrétting á einni bita og tvöföldu bilun í villuleit. Fyrirtækið fullyrðir einnig ónæmi gegn Specter og Meltdown.

Áður en flísin er fáanleg er hægt að nota Renode opna uppspretta hugbúnaðar rammahugbúnaðar Antmicro og prófa rammahugbúnað og Microchip hefur búið til „HiFive Unleashed Expansion Board“ til að keyra meðfram „Unleashed Development Board“ HiFive - Microchip hefur kallað þessar tvær stjórnir saman: MPFS-DEV-KIT.

Fyrir núverandi PolarFire FPGA, hefur Microchip 'Mi-V' 32bit Risc-V mjúkar kjarna sem framkvæma RV32I (heiltölu) leiðbeiningasettið, sumir með 'M' (miltiply / divide), 'A' (atómkennsla) eða 'F' (eins nákvæmni fljótandi punktur) viðbætur.

Örflís kynnt á málþinginu „Getting Started with RISC-V“ í London í síðustu viku.